Entradas

Desarrollando con Vitis HLS - Sesión 2 - Simulación de la Top Function

Imagen
 Introducción. En esta sección se da a conocer el proceso para realizar una simulación de la top function. Antes de realizar el componente y exportarlo al catalogo de Ip Core de Vivado es necesario hacer una simulación del programa escrito a nivel de código C/C++ esto da como resultado la garantia de que el programa no posee incongruencias o errores lógicos. la simulación a nivel de código C/C++ consiste en la creación de un archivo programa en C/C++ cuya función "main" manda a llamar a la función designada como Top Function y le pasa parámetros de entrada equivalentes a los valores de entradas que se esperan inyectar al componente, luego la Función Top realizará su función y generará datos de salida los cuales son devueltos a la función "Main" para lo cual se sugiere almacenar en memoria local por medio de variables y mostrar su valor en la consola de salida. La estructura del proceso de simulación se puede apreciar en la figura 1.  Note que la simulación posee com...

Desarrollando con Vitis HLS - Sesión 1 - Introducción.

Imagen
 ¿Qué es Vitis HLS?  Vitis HLS es un poderosa herramienta utilizada para sintetizar una función escrita en lenguaje C/C++ en código RTL. El cual por definición puede ser implementado en una región PL disponible en arquitecturas de hardware reconfigurable como las Versal ACAP, ZYNQ, MPSoC o Xilinx FPGA. Esta herramienta viene incluida en el instalador del software Vivado de Xilinx y permite la escritura, depuración del lenguaje C/C++, síntesis y simulación tanto en la etapa del programa C/C++ como en el resultado de la síntesis garantizando una evaluación previa al proceso de la creación del componente. El resultado final es un Ip Core escrito en código verilog o VHDL según se ajuste en la configuración de "EXPORT RTL" cuyas entradas y salidas están definidas por las variables que representan los parámetros de la función denominada "Top Function" las cuales se convertirán entradas/salidas en función de como sean declaradas. Además, al momento de la síntesis, el hardw...